PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-154169

(43)Date of publication of application: 12.07.1986

(51)Int.CI.

H01L 29/78 H01L 21/28

H01L 21/76

// H01L 21/316

(21)Application number: 59-276863

(71)Applicant : FUJITSU LTD

(22)Date of filing:

27.12.1984


(72)Inventor: YODA SEIICHI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To reduce the number of mask aligning processes and to make the processes suitable for forming a high density element, by omitting the reoxidation of a gate part.

CONSTITUTION: On the entire surface of a p-Si substrate 21, a PSG layer 22 and siloxane resist 23 are deposited, then, electron beams are projected on a part other than source and drain regions. The device is developed, and the PSG layer 22 is exposed. By inverted etching, the PSG layer 22 beneath the siloxane resist 23 is removed. Then, the device is heated, and the siloxane resist 23 is converted into an SiO2 layer 23A. P is selectively diffused into the substrate 21 through the PSG layer 22, and n+ type source and drain regions 24 and 25 are formed. The PSG layer is selectively etched and removed by the speed difference in wet etching. By using resist 26, the SiO2 layer 23A is etched and made thin, and a gate oxide film is obtained. An aluminum layer 27 is deposited on the entire surface of the substrate.



The layer is patterned, and an Al wiring is formed. Thus a gate electrode G, a source electrode S and a drain electrode D are obtained.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭61 - 154169

@Int_Cl_4

識別記号

庁内整理番号

每公開 昭和61年(1986)7月12日

H 01 L 29/78 21/28 8422-5F 7638-5F

21/76 // H 01 L 21/316 7131-5F 6708-5F

-5F 審査請求 未請求 発明の数 1 (全4頁)

図発明の名称

半導体装置の製造方法

②特 願 昭59-276863

20出 願 昭59(1984)12月27日

⑩発 明 者 養 田 聖 一 ⑪出 願 人 富士通株式会社 川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地

20代 理 人 弁理士 松岡 宏四郎

明知智

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

3. 発明の詳細な説明

(産業上の利用分野)

本発明は工程数の少ないMOS・ICの製造方法に関する。

MOS・ICは電界効果トランジスタ(FET)により構成され、現在では半導体産業の中で

最大の比率を占め、高集積化、高密度化の進展に 伴い、歩留りと信頼性の確保上工程の簡素化が必 須となっている。

〔従来の技術〕

第2図(1)乃至(8)は従来例によるFETの製造工程を工程順に示す基板断面図である。

第2図(1)において、p型珪素 (p-Si) 基板 1 の表面に熱酸化による二酸化珪素 (SiOz) 層 2 を形成する。

第2図20において、通常のリソグラフィ工程によりSiO₂層2をパターニングして、ソース、およびドレイン領域のSiO₂層2を除去する。

第2図(3)において、パターニングして残ったSi 0 * 層2をマスクにして選択拡散を行い、n *型の ソース、およびドレイン領域3と4を形成し、そ の表面を酸化する。

第2図40において、SiOz層 2をパターニングして、ゲート部のSiOz層 2を除去する。

第2図(5)において、ゲート部を再酸化してゲート酸化膜を形成する。

特開昭61-154169(2)

第2図(6)において、基板表面の酸化膜をパターニングして、ソース、およびドレイン部の酸化膜を除去する。

第2図(のにおいて、基板全面にアルミニウム (A1)層を被着する。

第2図(8)において、A1層5をパターニングして A1配線を形成し、ゲート電極Gと、ソース電極S と、ドレイン電極Dとする。

第3図(1)乃至(7)は他の従来例によるセルフアラインを採用したFETの製造工程を工程順に示す 基板断面図である。

第3図(1)において、p-Si基板11の表面に耐酸 化膜になる窒化珪素(Si₃N→) 層12を被着し、この 層をパターニングして素子形成領域を残す。

第3図(2)において、Si₂N。層12をマスクにして 選択酸化を行い、素子形成領域を画定するフィー ルド酸化膜としてSi₀。層13を形成し、その後 Si₂N。層12を除去する。

第3図(3)において、基板全面にゲート酸化膜としてSiOx層14と、多結晶珪素(ポリSi)層15を被

程が多く、そのためパターニングの精度は悪くな り高密度の素子形成には適さない。

第3図の従来例では、ソース、およびドレイン 領域の形成にマスク合わせの工程を必要としない セルフアラインの工程を採用し、ゲートのポリSi をマスクにしたイオン注入により行う。そのため パターニングの工程数は減り、またセルフアライ ンにより高密度の素子形成に適するが、イオン注 入の際ゲート酸化膜への影響がある。

(問題点を解決するための手段)

着し、ポリSi層15をパターニングしてゲート部の み残しゲートとする。

第3図似において、ゲート15の下のゲート酸化 膜を残してSiOz層14を除去する。

第3図(5)において、ゲート15をマスクにしてイオン注入、あるいは拡散により n・型のソース、およびドレイン領域 3 と 4 を形成する。

第3図(6)において、基板全面にパッシベーション層として燐珪酸ガラス(PSG)層18を被着する。

第3図のにおいて、PSC層18をパターニング して、電極取り出し用のコンタクトホールを形成 する。

つぎに基板全面にアルミニウムAI層19を被着し、この層をパターニングしてAI配線を形成し、ゲート電極Gと、ソース電極Sと、ドレイン電極Dとする。

(発明が解決しようとする問題点)

第2図の従来例では、ゲート部の再酸化が必要 であり、マスク合わせの必要なパターニングの工

とができる。

(作用)

本発明によれば、ソース、およびドレイン領域 形成にシロキサン樹脂よりなるレジストを用い、 パターニングして残ったシロキサンレジストをそ のまま二酸化珪素膜に変換してゲート酸化膜とフィールド酸化膜に使用するため工程は極めて簡素 化される。

この工程においては、不純物ガラス層上にパターニングされたシロキサンレジストを被着した基板に対し、露出した部分の不純物ガラス層はエッチングされないで、シロキサンレジストの下側の不純物ガラス層のみをエッチングする、いわゆる反転エッチングを用いる。

(実施例)

第1図(I)乃至(T)は本発明によるFBTの製造工程を工程順に示す基板断面図である。

第1図(1)において、p-Si基板21の表面全面に、 導電型に寄与する不純物を含む不純物ガラス層と してn型不純物燐(P)を含むPSG層22と、シロ

特開昭61-154169(3)

キサンレジスト23を被着する。

つぎに電子ピーム (EB) 露光を行い、ソース、およびドレイン領域以外の部分に電子線を照射する。

第 I 図(2)において、露光されたシロキサンレジスト23を現像し、ソース、およびドレイン領域を開口して、 P S G 暦 22を露出させる。

第1図(3)において、弗酸(HF) ガスを用いた反転 エッチングにより、シロキサンレジスト23の下部 にあるPSG暦22を除去する。

第1図(4)において、600 で以上に加熱して、シロキサンレジスト23をSiO.層23A に変換すると同時に、PSG層22より基板21にP が選択拡散されてn・型のソース、およびドレイン領域24と25を形成する。

第1図(5)において、ウエットエッチングの速度 差によりPSG層22を選択エッチングして除去する。

選択エッチングはHP系のエッチャントを用いて行う。

程を工程順に示す基板断面図、

第2図(1)乃至(8)は従来例によるPBTの製造工程を工程順に示す基板断面図、

第3図(1)乃至(7)は他の従来例によるセルファラインを採用したFETの製造工程を工程順に示す 基板断面図である。

図において、

21はp-Si基板、

22は不純物ガラス層でPSG層、

23はシロキサンレジスト、

23A はSiOz層、

24はソース領域、

25はドレイン領域、

26はレジスト、 27はA1層、

Gはゲート電極、 Sはソース電極、

Dはドレイン電極

を示す。

代理人 弁理士 松岡宏四郎



第1図(6)において、通常のリソグラフィ工程を 用い、レジスト26を基板全面に塗布し、ゲート部 をパターニングして開口し、SiOz層23A をエッチ ングして薄くし、ゲート酸化膜とする。

第1図(7)において、基板全面にアルミニウムAI 層27を被着し、この層をパターニングしてAI 配線 を形成し、ゲート電極 G と、ソース電極 S と、ド レイン電極 D とする。

以上により、本発明の方法による主要な工程を終わる。


(発明の効果)

以上詳細に説明したように本発明によれば、ゲート部の再酸化を必要としないで、マスク合わせの必要なパターニングの工程数が少なく、そのためパターニングの精度は良く高密度の素子形成には適する。

またソース、およびドレイン領域の形成時にゲート酸化膜への影響がない。


4. 図面の簡単な説明

第1図(1)乃至(7)は本発明によるFBTの製造工



特開昭61-154169(4)

第2四



第 3 図

